Intel vs TSMC|跳島戰術|製程研發|半導體
很久以前,Intel一個製程團隊做新製程、一個設計團隊做新架構,交替上新產品,若干年前TSMC兩個以上製程團隊同時跳島(?)開發新製程,現在,Intel密集的製程Roadmap,也是靠兩個以上製程團隊跳島進行,如果一個製程落後不代表下一個製程必然落後
Meteor Lake
4個die
Foveros 3D packaging tech
1.Compute die:
6大核8小核
Intel 4製程(7nm)比Intel 7同功耗頻率快22%同頻率功耗低40%電晶體密度高2X!
2.GPU die:TSMC 3nm?
3.SOC die:memory controllers and PCIe interfaces
4.I/O die:Thunderbolt and other PCH-types of interfaces
記得以前PCIe to GPU和Memory controller是做在CPU die裡面,忘了是不是今年的Raptor Lake就拉出來了?
Intel Debuts Meteor Lake Die, 'Intel 4' Node: 20% Higher Clocks at Same Power, 2X Area Scaling
上面寫的製程研發跳島戰術(跳蛙戰術?),實在是因為不知道如何稱呼這種現象,才模仿二戰美軍反攻太平洋的用語(也許不是用的很恰當),就是一個團隊研發N製程,同時間,另一個團隊研發N+1製程,然後N製程研發完成交給製造部門,這個團隊就跳下一個N+2研發
下面這篇2022.03的科技新報,Intel自己講到現在有兩個製程技術團隊跳島研發
接下來四世代先進製程是兩個團隊同時進行,之一負責 Intel 4 及改良版 Intel 3 製程,另一個團隊負責 Intel 20A 及 18A 製程
再看看這一篇2016年10月的 ETtoday新聞,TSMC那時說10nm即將(尚未)在1Q17量產,表示10nm還在RD研發部門手上,大概已經完成的差不多了,方法、參數、材料...都定案了,正在轉交給製造部門準備量產,但同時間,劉德音總經理說什麼?
而在先進製程的發展進度上劉德音透漏,除 10 奈米製程將在2017年第1季量產外,7奈米及5奈米製程的投產進度也在規劃當中,甚至更先進的3奈米製程目前也組成了300到400人的研發團隊。
10nm還沒交出去,RD研發部門手上還有7nm和5nm研發之中,而且,還成立了300~400人的團隊,準備研發3nm,所以,上一篇提到Intel有兩個團隊跳島,算算看,TSMC有幾個團隊同時進行研發N、N+1、N+2、......製程節點?
接下來再看看TSMC ANANDTECH 報導 (2022.06.16)
N5有四個版本:N5/N5P/N4P/N4X
N3有五個版本
N3:2H22, Power -25~30%(同速度)、Performance +10~15%(同功耗)、Area(電晶體密度)1.7X
N3E:mid-2023, N3各項製程參數相對狹窄,比較針對特定應用(第一個大客戶?),如果用在其他應用可能降低良率,N3E除了提升Performance和Power之外,也放寬了製程參數的寬容度(process window),讓其他應用良率可以提高,但犧牲了一點Area密度(成本),Power -34%, Performance 18%, Area 1.6X,有點像是N3的通用版本
N3P:2024, P代表performance強化版
N3S:2024, S代表Area電晶體密度強化版(die size成本強化),作者提到N3S並沒有出現在TSMC正式的roadmap簡報上,而是在對話中提到的。
N3X:給不管功耗和成本,就是要最強的Performance的人
有了這以上五個版本,TSMC可以安穩地在2nm GAA完成之前,充分滿足各類客戶。作者提到TSMC還發表了一個秘密武器(Secret Sauce):FinFlex技術,以往SoC設計者,在一顆晶片、die、block中只能從Cell library中選擇使用一種Standard Cell,有固定的PPA,而FinFlex技術允許IC設計人員,在同一顆chip/die/block中,選用不同的Standard Cell,分別在晶片的不同部分達到Power、Performance、Area的不同最佳化目標
創新還真是不少阿!還不歐印(喂)
當然一定要看競爭對手Intel ANANDTECH 報導
以前的Tick-Tock指的是: 新製程→新微架構→新製程→新微架構,現在同樣叫Tick-Tock卻不管IC設計部門了,都是講製程:
新主製程→改良/最佳化製程(以前有人叫half-node/shrink)→新主製程→改良製程
例如Intel 4→Intel 3(改良)→Intel 20A→Intel 18A(改良)
以前的Intel可是沒有half-node的,都是主製程:
90nm→65nm→45nm→32nm→22nm→14nm→10nm→7nm
不像foundry們為了延續製程節點的生命以及多樣化,後來的half-node都反而是主流大量市場
90nm→80nm
65nm→55nm
45nm→40nm
32nm→28nm→22nm(TSMC 32nm研發完好像沒量產,到28nm才量產)
22nm→20nm(TSMC直接進20nm)
16/14nm→12nm
10nm→8nm
7nm→6nm
5nm→4nm

留言
張貼留言